TY  - THES
T1  - Descripción VHDL de una arquitectura RISC
A1  - Martínez Belot, Luis José Javier
A2  - Leyes, Daniel Alejandro
A2  - Villagarcía Wanza, Horacio Alfredo
LA  - Spanish
YR  - 2007
UL  - http://vufind10-pruebas.sigbunlp.bibliotecas.unlp.edu.ar/Record/dif.52079
KW  - LENGUAJES DE DESCRIPCIÓN DE HARDWARE
KW  - VHDL
KW  - ARQUITECTURAS RISC
ER  -